ADC转换时间既然是越短越好，那么直接用72M不就更好？为...

登录 · 发表于 2021-3-1 16:15

ADC转换时间既然是越短越好，那么直接用72M不就更好？为什么还要分频呢？分频不是更慢了吗？

发表于 2021-3-1 16:44

越短越好的前提是怎么来的？值得怀疑！

发表于 2021-3-1 17:14

转换时间越短，不一定就越好，一个是设计难度肯定是有的，电路可能会比较复杂，工艺要求需要高一些，带来的问题就是成本比较高，可能一个ADC的IP比MCU里边其他所有IP都贵了
然后采样频率越高，功耗也越大。

发表于 2021-3-2 14:04

楼主怕是对ADC有什么误解。
ADC速度，原则上是越快越好。就像做车子，我恨不得它比飞机还快。
ADC要采样、量化，这都是在时钟的驱动下完成的，需要时间。就算是那种一个时钟就输出一个结果的ADC，也是要滞后几个时钟的。
对于MCU自带的ADC，不超过12位的一般是逼近型ADC，你要72M速度，那么采样保持电路就基本要几个ns就要完成，而量化时间不到1个周期（大约10多ns），这样对比较器的速度要求100MHz以上，ADC相关的开关、模拟电路都要100MHz以上，如果你是设计IC的工程师，要用几元的晶元成本设计这个混合IC，将是一个很困难的事。

发表于 2021-3-2 14:40

coody 发表于 2021-3-2 14:04
楼主怕是对ADC有什么误解。
ADC速度，原则上是越快越好。就像做车子，我恨不得它比飞机还快。
ADC要采样、 ...

那系统时钟为什么可以跑72M 而ADC或者其他的时钟需要分频

发表于 2021-3-2 14:41

wsmysyn 发表于 2021-3-1 17:14
转换时间越短，不一定就越好，一个是设计难度肯定是有的，电路可能会比较复杂，工艺要求需要高一些，带来的 ...

一个24bit的ADC 有效位是多少位呢

发表于 2021-3-2 14:52

QWE4562009 发表于 2021-3-2 14:41
一个24bit的ADC 有效位是多少位呢

看手册，有个ENOB的参数，
如果没有ENOB的参数，可以看SNR的参数，估算一下，比如SNR 100dB，
理论上的SNR公式SNR= 6.02*N +1.76db，N是ADC/DAC的位数，可以得N为16多一些，差不多有效位数16-17bit

发表于 2021-3-2 15:22

QWE4562009 发表于 2021-3-2 14:40
那系统时钟为什么可以跑72M 而ADC或者其他的时钟需要分频

设计芯片和做其他产品过程一样的
首先是芯片的目标定位，高端的还是低端的，高频的还是低频的，常规的还是低功耗的，等等
芯片里的每一个模块都有细化的设计指标，本身这个MCU里边的ADC指标就没有定的太高。那就采用性价比最高的方式设计，杀**不用牛刀

理论上所有模块都可以用72M的主时钟来设计，但是很多低速外设是没有必要用高速时钟，一个是高速时钟导致芯片整体功耗变高，另一个是使得芯片电路设计变得复杂，时钟约束，仿真，各种管子的参数要求都变得比较高，相应成本很定也会变高。。

发表于 2021-3-2 16:39

12131313

发表于 2021-3-2 16:45

QWE4562009 发表于 2021-3-2 14:40
那系统时钟为什么可以跑72M 而ADC或者其他的时钟需要分频

系统能跑多少M主要决定于FALSH速度（在SRAM中跑程序往往会更快），而ADC速度跟ADC相关的模拟电路速度有关的。在同一个硅片上，做的模拟电路一般比数字电路速度要低。

发表于 2021-3-3 14:54

wsmysyn 发表于 2021-3-2 14:52
看手册，有个ENOB的参数，
如果没有ENOB的参数，可以看SNR的参数，估算一下，比如SNR 100dB，
理论上的SN ...

ENOB是有效位的意思吗

ADC转换时间既然是越短越好，那么直接用72M不就更好？为...

本帖子中包含更多资源

相关帖子

浏览过的版块

经常做客

技术新星奖章

欢快之小溪

伴坛终老

技术导师奖章

社区建设奖章

精英会员奖章

奔腾之江水

技术领袖奖章

七世轮回