RS485自动收发电路原理

只看该作者 · 2021-3-1 16:45

这个自动切换收发原理如何实现的？

1万 · 2021-3-1 17:36

这个网络标号错的，U7的1脚（接收端）应该接RS485_RX, 4脚(发送端)应该接RS485_TX。
TX发送端在没发送数据时保持高电平，导致Q2三极管导通与之相连的U7的2，3脚就保持低电平处于接收状态，有数据发送时，TX先变低电平，三极管截止与之相连的U7的2，3脚处于发送状态。发送数据完成后TX又恢复高电平，U7返回接收状态。

只看该作者 · 2021-3-1 17:40

RS485_RX为高时，SS8050导通，RE/DE接地，进入接收模式；
RS485_RX为低时，SS8050关闭，RE/DE拉高，进入发送模式；

只看该作者 · 2021-3-1 17:44

通过RS485_RX来控制的，当RS485_RX为高时，Q2的CE不导通，DE端接收到高电平，RS485_RX信号通过DI输入。当RS485_RX为低时，Q2的CE导通，RE端接收到低电平，RO端输出。具体的你查看SP3458引脚定义，里面有介绍的

只看该作者 · 2021-3-1 18:44

然后用这种电路的，在总线上挂的设备数量多了以后就发现诶怎么通信不了了。
这样的收发控制是残废的控制，节点数量少，线路短的时候可以。要不然，485芯片干嘛不把这个三极管集成进去。

只看该作者 · 2021-3-1 19:32

速度慢，勉强用用还行。另外驱动能力丢失了一半，好比全波整流变成半波整流了。

只看该作者 · 2021-3-1 19:39

只看该作者 · 2021-3-2 01:06

楼上的电路看不到是5V的系统还是3.3V的系统
按5V，3082收发芯片来计算的话，100k，0.1μ的电容，时间常数=10mS
High-level input voltage (D, DE, or RE inputs), VIH 2 VCC V
Low-level input voltage (D, DE, or RE inputs), VIL 0 0.8 V

从发送完到不再占用总线，也就是DE降到2V以下，需要9mS。
从发送完到开始接收总线上的数据，也就是RE降到0.8V以下，需要18mS。

所以，在波特率不低于100bps的情况下，看起来不错。就是怕丛机回数据太快，你的芯片还没进入接收状态导致丢数据。

只看该作者 · 2021-3-2 08:41

本帖最后由 LcwSwust 于 2021-3-2 08:50 编辑

oufuqiang 发表于 2021-3-2 01:06
楼上的电路看不到是5V的系统还是3.3V的系统
按5V，3082收发芯片来计算的话，100k，0.1μ的电容，时间常数=1 ...

说得好
R10、C8要视情况减小，比如取10K、1nF，尽量小，用示波器看数据线波形，只要有个陡翘的推挽输出边沿即可，输出AB波形大致是这样：

只看该作者 · 2021-3-2 13:05

不对，漏了发送0xff这样的数据的情况没分析。
这种数据，只有一个bit的起始位，数据位，停止位都是1，也就是后面连着9个bit的1，这9个bit的1所占时间不能长于9ms，刚好是1kbps。也就是低于1kbps就不正常了。不能得到完全的发送驱动。
所以波特率不改变，丛机回应时间确定的情况下，这个收发切换电路是不错的。