发新帖我要提问
返回列表
打印

Xilinx FPGA中，管脚program_B请教

[复制链接]
824|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wolfskin|  楼主 | 2021-3-5 10:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, program, XILINX, 管脚, xilinxFPGA
Xilinx FPGA中，管脚program_B为低电平时，FPGA程序会重新加载。请教，如果program_B一直为低(例如，有外部其他信号控制此管脚一直为低)，FPGA会一直反复加载程序吗？还是只加载一次？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GavinZ| | 2021-3-6 09:38 | 只看该作者
手册里都有这些信息，自己看呗。

使用特权

评论回复 赏
板凳
tyw| | 2021-3-6 10:27 | 只看该作者
本帖最后由 tyw 于 2021-3-6 10:30 编辑

〓◆ Xilinx ise 9.x FPGA CPLD设计指南 387页 85.3M 清晰书签版 ◆〓
〓◆ CPLD／FPGA常用模块与综合系统设计实例精讲 高清书签 ◆
〓◆ FPGA设计相关专辑 6册 217M ◆〓 , 好东东哦
〓◆ 深入浅出玩转 FPGA 329页 30.5M 高清书签版 ◆〓
〓◆ CPLD／FPGA常用模块与综合系统设计实例 高清书签 ◆〓

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wolfskin

87

主题

205

帖子

0

粉丝