发新帖我要提问
返回列表
打印

quartus 里用verilog编程，'timescale为什么不能使用？

[复制链接]
3689|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
漫步21世纪|  楼主 | 2012-2-22 16:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Quartus, times, verilog编程, SCALE
如题，如果不能使用，那么怎么设置延时

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wangc111| | 2012-2-22 16:54 | 只看该作者
等高手解决

使用特权

评论回复 赏
板凳
Backkom80| | 2012-2-22 20:58 | 只看该作者
'timescale，是仿真用的，不能用在RTL级表延时。

使用特权

评论回复 赏
地板
xia_os| | 2012-2-24 20:32 | 只看该作者
'timescale是仿真用的，在RTL的综合工具里面是被忽略的；

使用特权

评论回复 赏
5楼
hustliupeng| | 2012-3-10 12:56 | 只看该作者
如果要延时的话，可以用计数器。

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2012-3-10 20:07 | 只看该作者
如果仿真可以使用，如果是综合电路，不可以

使用特权

评论回复 赏
7楼
可木| | 2012-3-13 23:08 | 只看该作者
如果仿真可以使用，如果是综合电路，不可以
GoldSunMonkey 发表于 2012-3-10 20:07

猴哥说的对，timescale只能用于仿真，若程序需要可用计数器

使用特权

评论回复 赏
8楼
Backkom80| | 2012-3-15 12:50 | 只看该作者
嘻嘻，:lol

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

漫步21世纪

0

主题

4

帖子

0

粉丝