为什么需要多个DCM模块？

发表于 2012-2-25 09:55

新手求教：
在FPGA的应用时，有时候需要多种不同频率或相位的时钟信号，一个DCM模块的输出无法满足，这时候需要多个DCM模块进行输出；
那么如果一个时钟信号在几个不同的DCM中都有输出，这样做会不会有什么好处，是不是会提高时钟信号的精度？

发表于 2012-2-25 10:06

多个DCM输出，这个看你的设计需求

好处是这些多个时钟都是同源的，对同步有帮助。
提高时钟精度没有这个说法好象。晶振，可编程时钟芯片一类的时钟源是最最原始的时钟。这类的时钟源的质量是较佳的。

发表于 2012-2-26 16:55

谢谢啦
2# Backkom80

发表于 2012-2-27 11:02

不会有什么好处，我建议你最好用一个DCM输出全部的时钟信号，如果不行，那么数据在不同时钟域中传递的时候要小心，最好用FIFO
关于时钟质量的问题，外部的PLL的质量是比较好的，那种有源晶振通常是比较差的，不过还可以用。

发表于 2012-2-27 11:06

不会有什么好处，我建议你最好用一个DCM输出全部的时钟信号，如果不行，那么数据在不同时钟域中传递的时候要小心，最好用FIFO
关于时钟质量的问题，外部的PLL的质量是比较好的，那种有源晶振通常是比较差的，不过还 ...
dan_xb 发表于 2012-2-27 11:02

嘿嘿，xi哥好～

发表于 2012-2-29 16:44

多谢各位指点！
4# dan_xb

发表于 2012-3-29 11:18

学习，，，，，，，
DCM模块，是关键

发表于 2012-3-29 19:17

学习DCM模块。留个印。