发新帖我要提问
返回列表
打印
[Verilog HDL]

found ‘0‘ definitions of operator “+“

[复制链接]
806|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2021-3-25 21:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
AC, IO, DEFINITIONS, ST, logic, ic
VHDL编程中遇到该错误：
found ‘0’ definitions of operator “+”, cannot determine exact overloaded matching definition for “+”
原因：
可能是没有引入STD_LOGIC_UNSIGNED程序包
解决：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;


使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126|  楼主 | 2021-3-25 21:17 | 只看该作者
can't determine definition of operator ""/"" -- found 0 possible definitions
要么没有除法，要么你没调用包含除法的库

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1051

主题

11300

帖子

26

粉丝