发新帖我要提问
返回列表
打印
[Verilog HDL]

可综合的Verilog语法和语义的资料

[复制链接]
688|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2021-3-25 21:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, AC, HDL, project, RTL, VerilogHDL
可综合的Verilog语法和语义的资料.pdf (412.39 KB)

可合成Verilog是VerilogHDL［9］的一个子集，它位于当前合成工具（RTL和行为）的领域内。本文档指定了Verilog的一个子集V0.1。该子集旨在作为思想快速原型化的工具。

开发所有可综合Verilog的语义所选择的方法是从过于简单的{V0{开始，然后在简单的语义中断时使其更加复杂。这样可以避免不必要的复杂性。计划对越来越大的子集（V1、V2等）进行重新排序，这些子集将收敛到剑桥VFEproject2中使用的Verilog版本。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1061

主题

11320

帖子

26

粉丝