打印

萌新询问关于fpga管脚约束的问题

[复制链接]
1689|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
snail180313|  楼主 | 2021-4-10 09:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 snail180313 于 2021-4-10 10:27 编辑

如题,目前在使用已有的项目和板卡进行fpga的入门学习。xilinx芯片,fpga+9054的板卡设计,ise环境。过程中发现verilog中涉及到的输入输出引脚,有一些引脚在.ucf文件中并未进行引脚约束。想询问一下未进行约束的输入输出信号的引脚配置是如何的。引脚电压标准是LVTTL。

使用特权

评论回复

相关帖子

沙发
zlf1208| | 2021-4-14 14:02 | 只看该作者
没配置的一般是高阻吧。9054是不是有点太老了,20多年前的芯片了,现在PCIe至少2.x版了。

使用特权

评论回复
板凳
snail180313|  楼主 | 2021-4-14 17:20 | 只看该作者
zlf1208 发表于 2021-4-14 14:02
没配置的一般是高阻吧。9054是不是有点太老了,20多年前的芯片了,现在PCIe至少2.x版了。 ...

好的 多谢大佬回答  新手刚入门嘛  可能板卡就有些旧了

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3

主题

6

帖子

0

粉丝