本人新手，若问题都是错误的提问，还望见谅。 单用verilog语言可以实现不同协议的串口功能；或者SDK下简单的串口也可以实现；但是在IP集成器下，使用IP核完成需求，蒙B了。
貌似官方的串口IP核，不能调节字节数(AXI UART 16550);GPIO核，不能调节频率(AXI GPIO)。
本人练手项目:1、3个串口，1个9600波特率，8位数据位；1个115200波特率，16位数据位；1个1M，32位数据位；2、这3个串口都是接的PL的IO口。
预计ZYNQ外，再自己写个IP核？？？（工具自动添加了两个 IP 核，分别是 AXI 互联（ AXI Interconnect）和处理器系统复位（ Processor System Reseet） ）
还望大侠们指点，要是有学习的书籍、视频等推荐就更好了！！！
|
楼主
标题置顶
标题高亮
