发新帖我要提问
返回列表
打印
[FPGA]

VHDL实现SDPSK调制的相位校正

[复制链接]
524|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
maciiii|  楼主 | 2021-4-22 20:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 相位, sd, PSK调制, Lab, matlab
本帖最后由 maciiii 于 2021-4-22 21:07 编辑

#申请原创#
SDPSK解调之后的数据在matlab中看星座图为两个点（就暂且称为2个点，其实是两堆点），在实际传输中会出现相位偏移，即IQ不是始终规整的在某两个象限中。相位校正模块通过统计IQ数据的绝对值在每个象限中的个数，并通过求平均值来得到大致偏移量。最终通过混频将相位偏移到固定象限。校正之后可能会出现相位翻转的情况，解决办法：通过判断两个相邻块数据重叠部份是否相同，假设每1024个采样点做一次相位校正，当缓存用于校正的数据时将相邻两个1024重叠一部份，通过重叠部分是否一致判断是否发生相位翻转。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

maciiii

1

主题

3

帖子

0

粉丝