打印
[FPGA]

FPGA-ip核的使用

[复制链接]
2500|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
IP核(IP Core)
       ISE中有很多IP核可以直接使用,例如数**算(乘法器、除法器、浮点运算器等)、信号处理(FFT、DFT、DDS等)。IP核类似编程中的函数库(例如C语言中的printf()函数),可以直接调用,非常方便,大大加快了开发速度。

1. 打开ISE软件,新建工程:

File -> New project,然后填入工程名及工程路径

2. 工程设置,根据FPGA板子设置

3. 加入设计文件,在Design一栏中的Hierarchy中右键,选择New source->Verilog Module,填入文件名;此处也可通过Add source添加verilog设计模块。

4. 添加ip核,如上,选择New source->IP(CORE……),填入IP核文件名,然后根据功能或者名称选择相应的IP核,接着会跳到IP核参数设置界面,根据相应的功能进行选择和设置IP核。此处以添加PLL分频为例:

在IP核中选择:clocking wizard

然后进行配置


配置的时候可以看到自己配置的引脚及功能:芯片框图如上图:







对芯片进行具体配置



引脚功能配置:





具体文件的描述:



实例化:

打开.veo文件,将实例化模板进行复制,进行配置引脚即可。
————————————————
版权声明:本文为CSDN博主「Vuko-wxh」的原创**,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/weixin_41445387/article/details/84570894

使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1050

主题

11299

帖子

26

粉丝