打印

STC8A8K64S4A12的重要升级版:STC8A8K64D4! 45MHz,DMA,完美 12-BIT ADC!

[复制链接]
4072|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
本帖最后由 autopccopy 于 2021-5-2 10:56 编辑

STC8A8K64S4A12的重要升级版:STC8A8K64D4! 45MHz,DMA,完美 12-BIT ADC!


STC8A8K64D4 系列的单片机支持批量数据存储功能,即传统的 DMA 。
支持如下几种 BMM 操作:
 M2M_BMM : XRAM 存储器到 XRAM 存储器的数据读写
 ADC_BMM :自动扫描使能的 ADC 通道并将转换的 ADC 数据自动存储到 XRAM 中
 SPI_BMM :自动将 XRAM 中的数据和 SPI 外设之间进行数据交换
 UR1T_BMM :自动将 XRAM 中的数据通过串口 1 发送出去
 UR1R_BMM :自动将串口 1 接收到的数据存储到 XRAM 中
 UR2T_BMM :自动将 XRAM 中的数据通过串口 2 发送出去
 UR2R_BMM :自动将串口 2 接收到的数据存储到 XRAM 中
 UR3T_BMM :自动将 XRAM 中的数据通过串口 3 发送出去
 UR3R_BMM :自动将串口 3 接收到的数据存储到 XRAM 中
 UR4T_BMM :自动将 XRAM 中的数据通过串口 4 发送出去
 UR4R_BMM :自动将串口 4 接收到的数据存储到 XRAM 中
 LCM_BMM :自动将 XRAM 中的数据和 LCM 设备之间进行数据交换


每次 BMM 数据传输最大数据量为 256 字节。
每种 BMM 对 XRAM 的读写操作都可设置 4 级访问优先级,硬件自动进行 XRAM 总线的访问仲裁,
不会影响 CPU 的 XRAM 的访问。相同优先级下,不同 BMM 对 XRAM 的访问顺序如下: SPI_BMM ,
UR1R_BMM , UR1T_BMM , UR2R_BMM , UR2T_BMM , UR3R_BMM , UR3T_BMM , UR4R_BMM ,
UR4T_BMM , LCM_BMM , M2M_BMM , ADC_BMM



STC8A8K64D4-45MHz,DMA,完美 12-BIT ADC-1600.jpg (446.58 KB )

STC8A8K64D4-45MHz,DMA,完美 12-BIT ADC-1600.jpg

STC8A8K64D4-DMA,完美12位ADC.jpg (668.84 KB )

STC8A8K64D4-DMA,完美12位ADC.jpg

STC8A8K64D4-45MHz,DMA2.jpg (419.21 KB )

STC8A8K64D4-45MHz,DMA2.jpg

STC8A8K64D4-45MHz,DMA3.jpg (369.21 KB )

STC8A8K64D4-45MHz,DMA3.jpg

STC8A8K64D4-45MHz,DMA.jpg (337.76 KB )

STC8A8K64D4-45MHz,DMA.jpg

210428-STC8A8K64D4(12位ADC,带DMA).PDF

20.78 MB

使用特权

评论回复

相关帖子

发新帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:---人活着就是要改变世界! ----51单片机,单片机中的拖拉机!

153

主题

2861

帖子

15

粉丝