打印
[技术问答]

PLL时钟最大配制到24M,高于24M在PA01脚看不到波形了,请问下哪里写的不对呢?

[复制链接]
1078|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
州滁387|  楼主 | 2021-5-11 13:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
void App_SystemClkInit_PLL32M_byXTH(void)
{
    stc_sysctrl_pll_cfg_t stcPLLCfg;   
   
    ///< 切换时钟前(根据外部高速晶振)设置XTH频率范围,配置晶振参数,使能目标时钟
    Sysctrl_SetXTHFreq(SysctrlXthFreq4_8MHz);
    Sysctrl_XTHDriverCfg(SysctrlXtalDriver1);
    Sysctrl_SetXTHStableTime(SysctrlXthStableCycle16384);
    Sysctrl_ClkSourceEnable(SysctrlClkXTH, TRUE);
    delay1ms(10);
   
    stcPLLCfg.enInFreq    = SysctrlPllInFreq6_12MHz;    //XTH 8MHz
    stcPLLCfg.enOutFreq   = SysctrlPllOutFreq24_36MHz;  //PLL 输出
    stcPLLCfg.enPllClkSrc = SysctrlPllXthXtal;          //输入时钟源选择XTH
    stcPLLCfg.enPllMul    = SysctrlPllMul4;             //8MHz x 4 = 32MHz
    Sysctrl_SetPLLFreq(&stcPLLCfg);
   
    ///< 当使用的时钟源HCLK大于24M:设置FLASH 读等待周期为1 cycle(默认值也为1 cycle)
    Flash_WaitCycle(FlashWaitCycle1);   

    ///< 使能PLL
    Sysctrl_ClkSourceEnable(SysctrlClkPLL, TRUE);   
    ///< 时钟切换到PLL
    Sysctrl_SysClkSwitch(SysctrlClkPLL);
}

使用特权

评论回复
沙发
liu96jp| | 2023-10-27 12:08 | 只看该作者
那就是IO只支持24M的频率了呗

使用特权

评论回复
板凳
g0d5xs| | 2023-10-27 13:12 | 只看该作者
大概是硬件本身的事儿吧

使用特权

评论回复
地板
lix1yr| | 2023-10-27 14:32 | 只看该作者
你的示波器抓包没弄好吧

使用特权

评论回复
5
q1ngt12| | 2023-10-27 15:18 | 只看该作者
不应该的啊,咋能看不到波形呢?

使用特权

评论回复
6
q1d0mnx| | 2023-10-27 17:23 | 只看该作者
倍频24M也不是很高啊,咋还波形都没了

使用特权

评论回复
7
w2nme1ai7| | 2023-10-27 17:51 | 只看该作者
请问楼主你用的是那款芯片啊?

使用特权

评论回复
8
g36xcv| | 2023-10-28 01:21 | 只看该作者
可能是支持频率问题,也可能溢出,再检查一下

使用特权

评论回复
9
ex7s4| | 2023-10-28 07:06 | 只看该作者
你这个芯片一般主频是多少?可以设置为多少?

使用特权

评论回复
10
tax2r6c| | 2023-10-28 08:23 | 只看该作者
是不是电路或者你测量的方式不对啊?

使用特权

评论回复
11
kaif2n9j| | 2023-10-28 10:36 | 只看该作者
输出24M的波形?是这个意思么

使用特权

评论回复
12
zhizia4f| | 2023-10-28 13:30 | 只看该作者
那你就用24M的呗,一个IO要这么快干啥

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

7

主题

14

帖子

0

粉丝