21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 时序仿真不正确怎么办？
返回列表 发新帖我要提问

时序仿真不正确怎么办？

[复制链接]
2008|6
 楼主| aikimi7 发表于 2012-3-5 17:28 | 显示全部楼层 |阅读模式
仿真, 时序, RTL, 调试, 调试方法
时序仿真出来后，完全不对，该怎么调整呢？针对时序仿真，有什么调试方法吗？我是新手，望指教！！
我实现一个神经网络的算法，功能仿真正确，时序仿真明显不合理，RTL视图时序和仿真结果如下所示。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
Backkom80 发表于 2012-3-5 17:36 | 显示全部楼层
加时序约束来检查时序违规情况。
回复

收藏 举报

GoldSunMonkey 发表于 2012-3-5 18:25 | 显示全部楼层
:L这里也来了。
回复

收藏 举报

Backkom80 发表于 2012-3-6 11:07 | 显示全部楼层
猴哥好，嘻嘻
回复

收藏 举报

GoldSunMonkey 发表于 2012-3-7 23:18 | 显示全部楼层
猴哥好，嘻嘻
Backkom80 发表于 2012-3-6 11:07
哈哈，贝壳好～
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aikimi7

21

主题

136

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部