打印

使用锁相环(PLL)IP核

[复制链接]
4490|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2021-5-29 07:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
关于PLL,它的大致介绍是这样的:
PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时钟信号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,由相应的器件VCO,实现转成高频,但并不稳定,故利用锁相环路就可以实现稳定且高频的时钟信号。
以上内容来自百度百科,锁相环(PLL)这个东西说起来很复杂,但其实也很简单,因为我们今天并不需要了解它的原理,我们只需要知道怎么调用它的IP核就可以了。
大部分情况下,我们使用PLL的IP核,用的就是它的一个功能,倍频 or 分频,在我们使用的外部模块需要给基准时钟信号的时候,我们利用PLL将FPGA的时钟信号 分频或倍频 成外设模块需要的时钟信号,来达到良好的控制作用。那么,我们怎么在 安路的TD软件中,调用这个IP核呢?
首先,我们打开安路的TD软件,创建一个工程。这里,我们专门写一个,输出PLL信号的程序。
选择Tools,点击 IP Generator
罗小黑乱入,叉出去(bushi)
然后会出现一个方框,选择 Create a New IP core ,这里我一开始以为是让我自己创一个IP核,我以为让我自己写代码,但这个就是创建一个IP核的选项。
选择之后,会让你取一个名字,点击OK之后,出现的就是IP核的库,里面包含了安路提供的所有IP核。


使用特权

评论回复

相关帖子

沙发
gaochy1126|  楼主 | 2021-5-29 07:42 | 只看该作者
找到PLL的IP核,其实就在页面上~
锁相环IP核的设置界面是这个样子的。配置界面比Quartus II 的简洁。
这里我配置的巨大问题,就是关于锁相环倍频的倍数问题,当时是为了给VGA一个时钟频率,要25.2MHz,结果我们在设置的时候,发现只能设置12的倍数(因为安路的板载晶振是24M的),要么只能给24M,要么36M,没有办法设置出25M,我当时的内心是崩溃的,甚至打开Quartus来做参考,看我到底出了什么问题。
我调了快一个小时,才突然想到,如果不是安路不能设置其它倍数的频率(这是不可能的),那就是我之前的参数设置错了,肯定第一个界面有一个地方,是可以让我选择任意频率的时钟信号。

使用特权

评论回复
板凳
gaochy1126|  楼主 | 2021-5-29 07:43 | 只看该作者
第一个页面上,出现了四种模式,分别尝试过后,发现第四种模式可以实现任意的选择。
可以看到界面上的Actual Frequency 是24.9M,接近我们需要的时钟频率了。保留后续所有安路提供的设置。
点击最后的OK
下一个界面,点击OK,会问你是否添加到工程里,点击方框—点击Yes。


这时候一个IP核就设置好了。那么哪一个才是例化好的文件呢?在左上角有一个小盒子一样的图。

使用特权

评论回复
地板
gaochy1126|  楼主 | 2021-5-29 07:43 | 只看该作者


这个就是例化的IP核模块,点击图之后,会出现这个带 module的代码,我们把这里复制粘贴到顶层文件,例化一下,就可以使用锁相环PLL这个功能了。
这个有点例化有点不是很好看,。这里就保留安路的设置了。
那么这个就是安路FPGA的编译环境 TD 的锁相环PLL设置方法的全过程了

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1050

主题

11299

帖子

26

粉丝