找到PLL的IP核,其实就在页面上~
锁相环IP核的设置界面是这个样子的。配置界面比Quartus II 的简洁。 这里我配置的巨大问题,就是关于锁相环倍频的倍数问题,当时是为了给VGA一个时钟频率,要25.2MHz,结果我们在设置的时候,发现只能设置12的倍数(因为安路的板载晶振是24M的),要么只能给24M,要么36M,没有办法设置出25M,我当时的内心是崩溃的,甚至打开Quartus来做参考,看我到底出了什么问题。 我调了快一个小时,才突然想到,如果不是安路不能设置其它倍数的频率(这是不可能的),那就是我之前的参数设置错了,肯定第一个界面有一个地方,是可以让我选择任意频率的时钟信号。
|