发新帖我要提问
返回列表
打印
[FPGA]

FPGA FIFO注意细节

[复制链接]
3825|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2021-5-29 07:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO, FPGA, 信号, 数据传输, 时钟
FIFO 主要用于不同的时钟域数据传输
FIFO 这个地方还是有需要注意的地方。
wrempty这个信号，和rdfull，最好加上
下图中，rd_req,已经拉高了，但是数据并没有出来。应该是0而是延后了一个后期。稍微有些疑问。如果在实际使用时，一定要注意这一点，否者数据可能差一个周期。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1050

主题

11299

帖子

25

粉丝