Vivado裸机工程搭建教程
一、Cygwin生成vivado HDL工程教程
1、Cygwin软件安装配置
第一步为Cygwin软件的安装，软件已经下载好（如下图），直接双击安装，安装教程可以自行百度，网上资料很多，就不再赘述。
可使用http://jingyan.baidu.com/article/200957619b0c30cb0621b478.html教程来进行安装，介绍的比较详细，注意，因为Cygwin软件需要安装自己需要的插件功能，一定要保证联网状态下进行安装。后期安装过程中需要使用到“git”与“make”功能，安装时需要将这两个关键词输入安装相应的功能块，否则用的时候需要重新勾选安装这两块功能。
注意！！！！！！！！！！！！！！！！！！：安装时候很有可能没有make。。。。需要自己下载
在这个网站http://ftp.gnu.org/gnu/make/下载make3.8.1的安装包，一层一层的退出当前路径，或者在cygwin里面输入cd c：应该也可以退出去，然后在cygwin的安装路径下将其解压缩，进入后
./configure
./build.sh
于是在当前文件夹中会自动生成make.exe，然后将其复制到shell命令根目录中。
mv make.exe /bin
然后就可以使用了，可以which make看看。
安装好软件正常打开如下图所示：
2、Vivado软件安装配置
Vivado软件目前为止已经到了2017.2版本，可以根据需要到赛灵思官网下载相应的版本（https://china.xilinx.com/support/download.html），新的版本可能目前用的人较少，有些未知的bug目前也没有发现，出了问题不好解决，这里选用了目前经过大量工程师与开发人员实验较好的2015.4版本，本人电脑vivado安装路径为D:\vivado2015.4\Vivado\2015.4\bin，需要记住，后期需要用到该路径。按照百度教程安装好之后如下图所示：
注意：安装过程中一定把SDK选上，后期裸机ARM代码需要用到。
其中vivado主要用作HDL工程开发，主要操作都在该软件里面；system generator用作MATLAB下simulink生成ip核，是一种快速定制ip核的方案；SDK用作HDL硬件工程搭建好之后，将硬件导入SDK，在SDK中来通过C/C++代码完成ARM部分对整个板子的控制；vivado HLS则是一种通过C/C++语言生成ip核的方案，比起Verilog语言生成ip核更加方便，使用户可以仅使用一种语言就可以完成整个工程流程的开发。
注意：！！！！！！！！！这样依旧不行，要先安装2015.4.2的补丁包，位于牛/补充文件中
3、HDL版本匹配选择
如上所示，vivado的版本已经很多，与之相对应的HDL版本也比较多，每一种HDL版本只支持特定的vivado版本，因此在选择时需要根据自己的vivado版本来选择相应的HDL，本教程使用的是vivado2015.4.2，根据下图对应可以看到，必须使用hdl_2016_r1才能最好的匹配软件。
4、Vivado工程生成
以上工作准备就绪，就可以正式开始vivado工程的生成。首先，确保Cygwin需要用到的几个功能块都已存在，分别在Cygwin输入
which git
which make
which vivado
检查三个软件是否存在，如果在第一步Cygwin软件安装配置没有将git与make安好的话，Cygwin软件界面将打印找不到该软件路径的信息，需要重新安装该软件，并联网在选择插件区域重新选择这两个插件；同理，第三个vivado软件也会报错不存在，这是因为虽然电脑安装了vivado，但是Cygwin软件不知道，不能扫描到，需要将vivado的路径添加到Cygwin里。方法是：
1）找到.bashrc文件并打开，本人电脑路径为C:\cygwin64\home\710-6
2）打开.bashrc文件添加上面说过的vivado的路径D:\vivado2015.4\Vivado\2015.4\bin进该文件并保存
3）再次进入Cygwin软件输入三个命令，可以看到三个软件都能扫描到并打印出路径
4）解压hdl-2016_r1.zip文件，将解压后文件放入自定义路径，并在Cygwin中进入该路径。本机将解压后的文件放到了E盘，Cygwin进入路径为E:\hdl-2016_r1，如下图所示：
5）输入make –C projects/fmcomms2/zc702，标红部分为自己的目的设备，根据自己的需要输入生成。过程如下图所示：
6）成功生成之后，进入工程，综合布线生成bit文件，没有问题，vivado工程成功生成。
|
楼主
标题置顶
标题高亮
