一个数字电路逻辑门难题

只看该作者 · 2012-3-10 11:27

如何能用最小的输出信号做出两个1：8脉冲？同时有相位差的数字门电路？先谢。。

只看该作者 · 2012-3-10 11:49

A,B是任意频率么？

3万 · 2012-3-10 11:50

本帖最后由 tyw 于 2012-3-10 18:00 编辑

用一大堆数字电路搭？
用单片机吧,又省又好又快
若是想炼摊可以这样考虑:

倒做
1. 做一个8x4＝32倍的脉冲发生器,称之为YYYY
2. YYYY的Q端就是C的4倍频,Q\是D的4倍频
3. 根据这个思路,A,B依法泡制
4. 用multisim验证一下,是否你要的波形

3万 · 2012-3-10 13:32

本帖最后由 tyw 于 2012-3-10 13:37 编辑

妈哎搞德,LZ累不累鸭,哈哈,阿拉漆力湿勒

1万 · 2012-3-10 17:04

楼主图有问题。C、D如何能通过A、B分频获得？恰恰相反，C、D只能通过A、B倍频获得。或者图画反了？

如果真是从楼主A、B倍频获得C、D，电路可不简单，得用PLL。

只看该作者 · 2012-3-12 15:16

本帖最后由 action99 于 2012-3-12 16:53 编辑

大家好，电路图上的意思是从A、B两个脉冲各做一个倍频1：8，，3楼他做的电路好象是反过来了，C、D作输入，A、B作输出了。用单片机怎么样做昵？

只看该作者 · 2012-3-13 14:52

自己顶一个，是否能用单片机来完成呢？

3万 · 2012-3-13 15:13

本帖最后由 tyw 于 2012-3-13 15:15 编辑

那就只好用CD4046+CD4518→锁相倍频了,你要相位差1/4,还得动动脑筋.
用单片机吧.
A的频率是事先预知的吗？是的话较方便.
例如:预知A的高电平宽800ms,则
A←1,B←0,C←1,D←0
延时50ms后
A←1,B←0,C←1,D←1
再延时50ms后
A←1,B←0,C←0,D←1
......
根据50ms这个差,按要求波形,让I/O口去作相应变化

1万 · 2012-3-13 15:38

本帖最后由 xmar 于 2012-3-13 15:45 编辑

如果A,B频率稍高，比如大于1MHz用单片机就很难办了。

如果频率大于1MHz，但不算太高就用DSP，道理与单片机差不多。

如果频率更高用FPGA，而且不用写代码，直接用片内的PLL倍频。非常简单，工作频率一般达到200MHz容易。大于200MHz小于1GHz亦可，不过fpga芯片昂贵。

还有就是用专用芯片，比如楼上的办法：CD4046+CD4518→锁相倍频。但CD4046的频率不会大于5MHz。