|
GD32F30x系统及总线架构 作者：李蛟 本章介绍GD32F30X芯片的基础知识，主要参考GD32F30X用户手册。本章介绍内容为精简介绍，介绍一些主要的内容，开发者开发所需了解的最基础内容。 3.1系统及总线架构 GD32F30x系列器件是基于Arm® Cortex®-M4处理器的32位通用微控制器。Arm® Cortex®-M4处理器包括三条AHB总线分别称为I-CODE总线、D-Code总线和系统总线。Cortex®-M4处理器的所有存储访问，根据不同的目的和目标存储空间，都会在这三条总线上执行。存储器的组织采用了哈佛结构，预先定义的存储器映射和高达4 GB的存储空间，充分保证了系统的灵活性和可扩展性。 3.2系统架构 GD32F30x系列器件采用32位多层总线结构，该结构可使系统中的总线和外设之间的并行通信成为可能。多层总线结构包括一个AHB互联矩阵、一个AHB总线和两个APB总线。 AHB互联矩阵的互联关系表 ”1”表示相应的主机可以通过AHB互联矩阵访问对应的从机，空白的单元格表示相应的总线不可以通过AHB互联矩阵访问对应的外设。AHB互联矩阵包含了6个系统总线，分别为：IBUS、 DBUS、SBUS、DMA0、DMA1和ENET。 l IBUS是Cortex®-M4内核的指令总线，用于从代码区域(0x0000 0000〜0x1FFF FFFF)中取指令和向量。 l DBUS是Cortex®-M4内核的数据总线，用于加载和存储数据，以及代码区域的调试访问。 l SBUS是Cortex®-M4内核的系统总线，用于指令和向量获取、数据加载和存储以及系统区域的调试访问。系统区域包括内部SRAM区域和外设区域。 l DMA0和DMA1分别是DMA0和DMA1的存储器总线。 l ENET是以太网总线。 AHB互联矩阵包含了7个外设，分别为：FMC-I、FMC-D、SRAM、EXMC、AHB、APB1和 APB2。 l FMC-I是闪存存储器控制器的指令总线。 l FMC-D是闪存存储器的数据总线。 l SRAM是 片上静态随机存取存储器。 l EXMC是外部存储器控制器。 l AHB是连接所有AHB外设的AHB总线。 l APB1和APB2是连接所有APB从机的两条APB总线。两条APB总线连接所有的APB外设。 APB1操作速度限制在60MHz。APB2操作于全速（这取决于设备，可高达120MHz）。 3.3总线架构 由上图的系统架构可以看出，Cortex®-M4内核通过AHB总线连接到APB1和APB2总线，通过APB1和APB2桥的方式访问所有的外设。 APB1总线连接的外设：CAN、WWDGT、TIMER1~3、SPI1~2、USART1~2、I2C0~1、USBD、FWDGT、RTC、DAC、TIMER4~6、UART3~4、TIMER11~13、CTC。这些外设的最高速度为60MHz。 APB2总线连接的外设：USART0、SPI0、ADC0~2、EXTI、GPIOA~F、TIMER0、TIMER7~10。这些外设的最高速度为120MHz。
GD32开发QQ交流群：336867786 群内群文件有整理的GD资料 GD32资料网盘地址，持续更新，链接：https://pan.baidu.com/s/1VcIsjsPHxCUrMbJoTecReA 提取码：umlr
| 
楼主
标题置顶
标题高亮
