分享：雷击实验配置、差模及共模干扰路径分析和设计原则

雷击是常见的物理现象，也是电源适配器最主要的电压应力来源。如果防护不当会造成电源损坏或重启，从而影响电子设备正常工作，因此电源适配器需满足安规标准定义的雷击电压等级要求。

本期芯朋微技术团队将为大家分享雷击标准、雷击实验配置、差模及共模干扰路径分析和设计原则。

雷击标准

IEC61000-4-5为常用的雷击测试标准，其定义及实验规程如下：

一般情况下，在交流线路上施加±1kV~±6kV的浪涌电压。试验源为测试设备（EUT）的交流线路和系统外壳的接地点。测试过程中，EUT直接暴露在浪涌能量下，必须完好无损，雷击测试完成后，还能继续正常工作。

雷击实验的配置

图3 差模雷击配置示意图

图4 共模雷击配置示意图

雷击发生器内部有2个模块，分别是解耦网络和耦合网络。解耦网络的作用是将耦合网络施加到EUT相线上的雷击能量与供电的相线隔离开。耦合网络的作用是通过耦合电容将理想的雷击发生波施加到EUT的相线上。

如图3所示：差模雷击的耦合能量在EUT的相线L和N之间传递。而通过图4可以发现共模雷击的耦合能量在EUT的相线L（N）和PE之间传递。

差模干扰路径分析及设计原则

路径分析

图5 差模雷击电流示意图

由于不同的实际电路配置会对系统差模雷击分析产生不同影响，因此，我们通过上图电路对差模雷击的影响做一个简要的分析。

差模雷击能量通过耦合网络，输入EUT的相线L和N，保险丝F1，和压敏MOV1形成回路1，产生差模电流1；

差模雷击能量通过回路1衰减后，经热敏电阻RT1，整流桥，电解电容EC1形成回路2，产生差模电流2；

差模雷击能量通过回路1和2衰减后，经差模电感L1，电解电容EC2形成回路3，产生差模电流3。

设计原则

MOV1的加入可以吸收差模电流1的能量，保护整流桥BD1和电解电容EC1和EC2。回路1相当于雷击浪涌能量的第1道防洪坝，由于该回路电流较大，PCB铜箔宽度建议0.5mm/kV;

高阻值的负温度系数热敏电阻RT1的加入可以分担差模电流2施加到EC1上的能量，保护整流桥BD1和电解电容EC1，回路2相当于第2道防洪坝；

输入差模电感的阻抗可以分担差模电流3施加到EC2上的能量，回路3相当于第3道防洪坝，由于EC2上存在几百伏的雷击能量残压，所以原边功率管建议采用高雪崩耐量功率MOSFET。

【专家帖】如何提高开关电源芯片MOSFET雪崩可靠性？

实验结果

基于PN8390的12V1.5A适配器，4kV（90°）差模雷击测试如下图所示：

图6 4kV差模雷击测试波形图

由测试波形可见：EC1最高电压756V，EC2最高电压556V，PN8390最高电压779V。因此，为提高电源适配器的抗差模雷击能力，除合理选择MOV和NTC电阻外，应选择高铝箔电压电解电容和高雪崩耐量功率MOSFET。

共模干扰路径分析及设计原则

路径分析

图7 雷击共模电流的流向图

共模雷击发生时两路主要的共模电流路径（以负电压为例）：

共模电流1：雷击能量施加到输出的地，通过输出共模电感→次级参考地→CY1→输入电解电容的正→整流桥→输入共模电感→L线或N线。

共模电流2：雷击能量施加到输出的地，通过输出共模电感→次级参考地→输出电解的正→变压器→辅助绕组的地→输入电解电容的负→整流桥→输入共模电感→L线或N线。

设计原则考虑共模电流路径因素，优化PCB布线：输入共模和Y电容增加放电针，原边控制器的地与变压器的地分别接到输入电解电容负极，同步整流芯片的地与Y电容的地分别接到输出电解电容负极；

为了防止共模电流干扰同步整流芯片，优先选用双供电同步整流芯片，如PN8309H，并在Vin脚串联10~22Ω电阻；

为了防止共模电流干扰原边主控芯片，应在Vdd供电回路串联电阻，将Vdd电解电容紧靠芯片引脚，并增加100nF去耦电容。

实验结果基于PN8309H的12V3A适配器6.6kV共模雷击测试如下图所示：

图8 6.6kV共模雷击测试波形图

由测试波形可见，PN8309H的SW、Vin、Vcc电压分别为161V、25V、19V。因此，为提高电源适配器的抗共模雷击能力，除合理Layout和增加滤波电容外，优先选用双供电及集成高雪崩耐量MOSFET的同步整流芯片。

结束语

电源抗雷击能力设计是困扰不少电源工程师的难题之一，最佳的设计原则是合理的PCB走线，加上更优的器件选型。一旦出现雷击失效，则需要从失效瞬态工作波形入手，结合原理分析和器件特性，找出根因并加以改善