以前就用过lattice的pld，现在准备学习使用xilinx的fpga，过几天就到手sp605开发板子，最近看了一大堆的这个开发板资料，都是英文，都看的我脑袋一片浆糊啦，各位有啥推荐啥哈，呵呵
已经下载安装了个ise 13.3，又下载了个sp605_BRD_rdf0033_13.3_c.zip列子。
用ise打开sp605_brd\SP605_BRD_Src\Logic\sp605_logic.xise，进行synthesize，并Implement Design，最后再产生可编程文件.bit，对比了下原来压缩包里的.bit文件，倒是差不多相同的（除了文件头部的一些日期信息）。
不过在综合时出现了这个对话框，我是直接点yes然后进行下去，在这一步，我有个疑问，就是IP core使用都会出现这样的对话框吗？
还有看打印信息，在综合、实现、产生编程文件过程中，有好多WARNING啊，照我的理解，官方例子，应该不至于这么多告警啊，还是我哪做错了。
最后还有个疑问，看官方下载列表中有SP605 BRD Design Files (13.3 C)及SP605 BRD Design Files (13.3 CES)，不知这两个有什么区别？
新学习，问题粗浅，:)
file:///C:/Users/ysj/AppData/Local/Temp/moz-screenshot.png |
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
楼主
