发新帖我要提问
返回列表
打印
[FPGA]

cyclone V 的LVDS接收数据不稳问题，求解答

[复制链接]
6390|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dpf_eei|  楼主 | 2021-8-27 20:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
cyclone, LVDS, 芯片, AD, PGA, FPGA
调试AD芯片与FPGA芯片接口时遇到了问题，FPGA用的是5CEFA5芯片，用它4A bank与AD芯片输出引脚相连，BANK供电是１.８V，AD芯片采用AD９６４２，它的LVDS输出到FPGA接收，FPGA在PCB上未设计匹配电阻。使用quartus里自带的LVDS_RX模块，用AD的输出时钟做为LVDS_RX的输入时钟，解串因子为2，并在FPGA中设置LVDS的输入引脚input  termination为Differential。采集出来的数据很不稳定，请高手指教可能的问题在哪里？接收累加信号总有不对。附图如下：

问题.jpg (146.11 KB )

问题.jpg

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dpf_eei

22

主题

111

帖子

2

粉丝