发新帖我要提问
返回列表
打印

求助：inout端口在test文件里面作为输入怎么用

[复制链接]
1488|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
梦境缠绕|  楼主 | 2012-3-14 16:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
inout, 端口, TEST, sd, verilog
请教各位高手，小弟在verilog源程序中定义了一个端口：inout    [15:0] sd;
现在要进行仿真，需要对sd进行赋值，但是在测试文件里面sd被定义为wire型的，不能直接对其进行赋值。
请问我需要怎么操作？谢谢各位了！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
dong_dt| | 2012-3-14 17:07 | 只看该作者
reg sd_drive_en;
reg [15:0] sd_out_data;
assign sd = sd_drive_en ?  sd_out_data : 16'bz;

想要驱动sd的时候，将sd_drive_en设为高，并且给出sd_out_data的值即可。

使用特权

评论回复 赏
板凳
梦境缠绕|  楼主 | 2012-3-14 17:23 | 只看该作者
2# dong_dt
谢谢，在源程序中这么用的，没想到在测试程序中也这么用，多谢赐教。

使用特权

评论回复 赏
地板
Backkom80| | 2012-3-15 12:45 | 只看该作者
同样的操作，TB中也SD对接的信号在SD作为输出用时要给高阻，在SD作为输入用时要给值。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

梦境缠绕

0

主题

75

帖子

1

粉丝