21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › VHDL PROCESS 敏感信号太多怎么办？
返回列表 发新帖我要提问

VHDL PROCESS 敏感信号太多怎么办？

[复制链接]
8196|2
 楼主| como 发表于 2012-3-14 18:29 | 显示全部楼层 |阅读模式
PROCESS, VHDL, 信号, 电路, 组合逻辑电路
请教大家一个VHDL语法问题：
设计一个组合逻辑电路，敏感信号很多，必须全部写在process（）列表里？有没有简便方法？
回复

收藏 举报

相关帖子
mr.king 发表于 2012-3-14 18:39 | 显示全部楼层
现在编译器智能的把敏感信号加入，你不显式地写也能综合
回复

收藏 举报

 楼主| como 发表于 2012-3-14 18:54 | 显示全部楼层
谢谢2楼，主要是生产告警太多，不方便查找问题。
我已找到答案，VHDL 2008支持 process（all）语法，这样就不会告警了。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

como

20

主题

108

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部