在外部还没有加上中断信号时，会进入一次中断

1万 · 2021-9-12 11:03

P1.7使用上升沿触发中断。在仿真运行时，在外部还没有加上中断信号时，会进入一次中断。每次都是这样，是不是由于仿真过程中I/O管脚有上升电平造成的？

1万 · 2021-9-12 11:08

你最好设置下降沿触发中断，因为一般上电的瞬间，管脚会是高电平的。。

2万 · 2021-9-12 11:10

你的管脚设置下拉了没呀

1万 · 2021-9-12 11:15

接上拉电阻和下拉电阻呢也不能解决问题吗

2万 · 2021-9-12 11:18

能产生中断，肯定是有上升电平，至于是什么原因造成的就不好说了，用示波器好好测试一下这个管脚。。

1万 · 2021-9-12 11:20

直接接地或者接高电平，看看还能进中断不？

1万 · 2021-9-12 11:22

通过1K电阻上拉，还能进去呀，怪了。。

1万 · 2021-9-12 11:24

检查下，是不是程序出问题了？

2万 · 2021-9-12 11:27

一句P1IFG |= 0x00引起的，修改为P1IFG = 0x00就可以了。

2万 · 2021-9-12 11:30

这个说明有外部信号的干扰。

1万 · 2021-9-12 11:33

可以接一个上拉电阻试试。

2万 · 2021-9-12 11:38

这个配置的时候有问题。

2万 · 2021-9-12 11:44

中断信号是在什么时候产生的。。

1万 · 2021-9-12 11:46

可以使用上拉或者下拉电阻固定。

1万 · 2021-9-12 11:48

这个是是误触发了中断了吧？！

1万 · 2021-9-12 11:50

配置顺序的问题

1万 · 2021-9-12 11:53

配置完后晚点开中断

2万 · 2021-9-12 11:55

应该是正常现象

1万 · 2021-9-12 11:57

嗯，我再好好缕一缕吧，有了好消息及时通知大家

1万 · 2021-10-8 14:58

是不是使能的地方不对啊