[资料分享]

嵌入式系统设计中FPGA问题

[复制链接]
5375|0
手机看帖
扫描二维码
随时随地手机跟帖
zzxyd—qiao|  楼主 | 2021-9-19 09:38 | 显示全部楼层 |阅读模式
FPGA是今天许多要求最严苛的嵌入式系统设计的重要元件。由于FPGA器件的价格大幅下跌,加上为设计人员带来的便利性和灵活性,FPGA在竞争激烈的全球市场上嵌入式设计产品的应用中日益增加并不足为奇。通过建立市场实力、了解客户偏好、争取客户忠诚度、发挥品牌效益和取得高利润来抢先进入市场,是推动大多数业务取得成功的关键。因此,如何将下一个绝妙构想率先推向市场?如何控制成本来赚取利润?如何在产品批量上市时保护其收益来源和品牌?

抢先进入市场

在组织管理、规划、开发、制造和营销的各个方面追求卓越应有助于实现抢先进入市场的终极目标,但是从系统设计来看,通过减少元件数来简化设计十分重要,但往往会在设计过程中被人忽略。大部分设计人员都认为关注以FPGA为基础解决方案的单位成本,将会带来最低的整体系统成本及最快的上市时间,但却发现为了支持所选的器件,需要在设计中采用大量复杂和耗时的支持基建。在低价 (以价值为基础) 的FPGA市场上,有多种不同的技术可供嵌入式系统设计人员选择,而FPGA技术的选择对于嵌入式系统设计执行的复杂性和完成的总体时间影响很大。

FPGA选择的根本差异焦点

在于使用非挥发性可重编程Flash技术或以挥发性SRAM技术为基础的FPGA。以 Flash为基础的FPGA具有单芯片和上电即行功能,大大简化了系统级设计和最终产品的集成。当电源发生故障时,以 Flash为基础的FPGA于上电或欠压检测方面无需配置加载,在上电时也不需要从MCU对FPGA进行加载,而信号源、电路布局、调试和检测亦无需额外的电源管理电路。此外,在上电时,具有上电即行功能以 Flash为基础的FPGA锁相环 (PLL) 可即时对时钟生成发挥作用,作为内核逻辑和I/O对信号进行控制。以 Flash为基础的FPGA上电即行功能提供可预测和稳定的系统启动,使设计人员能专注于设计的检测和验证方面,而不是集成和调试问题。

控制成本

为了减少企业项目的总体成本、提高利润和增加市场份额,实现最低的总体系统成本是各大公司的主要目标。设计FPGA时,设计人员不应该把单位价格视为总体系统成本的唯一一环。其他常被忽略的隐藏成本也会对总体系统成本构成重大影响。没有上电即行能力便需要使用多个非必需的元件,例如用于监控和总线维护工作、时钟生成和复位控制器的CPLD,因为没有PLL和芯片产生的信号来协助系统设置。对于以Flash为基础的FPGA,使用更少元件以降低材料成本只是整个成本节省的开端。电路板面积的减少所降低的电路板成本、产品可靠性和良率的提高,加上功耗的降低,将可使用更经济的电源及无需强制冷却技术,使得成本进一步下降。每一个嵌入式系统都有不同的要求,但不是所有系统都可从减少这些元件的应用中获益,不过一般来说,在下一个嵌入式系统设计中使用非挥发性FPGA可能是降低总材料成本的最英明决定。

除了元件、电路板和组装的总材料成本外,还有一些与附加非必要元件的确认、验证和资格认证相关的重要 (及通常是无形的) 成本。这会使得开发进度延迟及设计工程成本增加,即由于资源的不当运用而削弱生产力。

最后,某些产品特性必须在设计阶段与操作及制造过程一起考虑,以便提高制造的效率。选择非挥发性FPGA解决方案可以通过简单化的测试和简易的产品验证、提高良率、减小风险、减小EMI、减少供应商和降低库存,从而降低运作成本。

使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

122

主题

124

帖子

0

粉丝