我采用的是FPGA来控制上电时序,PMC_DSW_PWROK_N变高后,GP_DSW08_PMC_SUSCLK有32.768KHZ时钟输出。但是等我加其它电源后50MS再PMC_RSMRST_N变高,PMC_SLP_S3_N/PMC_SLP_S4_N/PMC_SLP_S5_N始终没有变高。strap引脚,内部有默认下拉的,都用内部下拉,没有的都在外部引出配置了。现在是无论如何调整上电顺序,PMC_SLP_S3_N/PMC_SLP_S4_N/PMC_SLP_S5_N一直都为低。寻找做过的朋友指点一下。谢谢! |