FPGA扩展SRAM，FLASH的问题，见图

登录 · 发表于 2012-3-16 13:46

请见图中问题，望指教。

发表于 2012-3-16 14:09

本帖最后由 GoldSunMonkey 于 2012-3-16 14:29 编辑

我看不太懂，不过，我觉得应该是如下。
兄弟。
这个和公用地址线没关系。这两地址线应该是必须这样链接的。两边的地址先从原理图来看链接是对的。
FLASH是16位数据，而SRAM是32位，
FLASH出两位，地址变化两次。
而SRAM只变化一次。所以如此链接

发表于 2012-3-16 14:18

因为扩展的SRAM是32位的，FLASH是16位的，很明显，他的地址是统一按字节来设计的

发表于 2012-3-16 17:05

这样说，是不是16bit宽的SRAM，就该用FPGA的A1去连SRAM的A0？

发表于 2012-3-16 17:25

本帖最后由 GoldSunMonkey 于 2012-3-16 17:28 编辑

不能完全这么说，要看时钟速率。我估计你这个参考图的时钟是2倍关系

如果是1倍时钟速率，肯定是你说的。
如果是2倍时钟速率，就要多写进去一次。
也就是错误的。这个连法和使用有关联。

发表于 2012-3-16 17:30

我在一个项目中看到用的DDR2颗粒，16位，地址线没有做移位操作，A0~A0，是不是因为是用NIOS生成的IP，在NIOS中已经做了硬件移位；而这个是不是自动生成的IP，所以需要做移位？谢谢。

发表于 2012-3-16 17:51

:)没用过NOII2，不知道。

发表于 2012-3-16 17:53

因为扩展的SRAM是32位的，FLASH是16位的，很明显，他的地址是统一按字节来设计的
xwj 发表于 2012-3-16 14:18

不知这样理解对不对，地址线错位连接，加上另外一些控制信号的配合，可以使32位宽的数据口进行8位，16位的数据读写；如果就以32位地址编码，而且每次读写的数据都是32位，是不是就不用错位了？谢谢。

发表于 2012-3-17 17:58

跟数据线位数有关。

发表于 2012-3-18 00:04

:)嗯，我也觉得，不过得看NOISII的逻辑有关。

发表于 2012-3-21 15:47

对于处理器而言，内存和外设统一按照字节编址，管理起来比较方便。

FPGA扩展SRAM，FLASH的问题，见图

本帖子中包含更多资源

相关帖子

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

核心会员奖章

技术导师奖章