打印
[技术讨论]

求助!!!ADS1256在测试过程中状态异常的问题

[复制链接]
1337|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
       我们目前所设计的ADC电路中使用的转换器为ADS1256,电路图如图所示。其中负载设备中有大量电容,需要先给电容充电,之后才进行测量。在充电的时候会有一个电压扰动出现在电路上,之前未经过处理之时,电压扰动会达到15-20V左右,这个扰动会直接使ADS1256损坏,经过电路调整和屏蔽,这个扰动已经降到4V以下,如图所示。       目前我们测量的机制是收到测量命令以后开始充电,充完电开始测量五次(此时测量的是两个电阻的并联值),之后等待十几秒后再测量五次(此时两个并联电阻中的一个已经断开),由两次测量的结果计算被测电阻。
       目前的现象是,开机之后第一次测试,测试正常;第二次测试,会出现故障;第三次测试,测试正常;第四次测试,出现故障,以此类推。故障现象是当测量并联值的时候只测量一次,其余四次并未测量,这之后的五次测量都正常。
       我们的测量是以DRDY这个信号为标准,当DRDY中断来临时,我们采集一次数据。用示波器观察,在缺失那四次采集的时间里,DRDY的信号确实异常(附上DRDY的信号图),感觉像是什么信号干扰到了ADS1256的正常工作,且这个信号是可积累的。经过测试,发现这个干扰信号是从V1这一路来的,但是将原理图中R5和R6由0R换成5.1R,故障现象会消失。
       虽然故障会消失,但是我们确实不明白是什么导致了ADC异常,想把这个事搞明白。如果是这个冲击导致了ADC的异常工作,那么为什么在冲击之后会先采集正常再采集异常而后在恢复正常,而且会出现很稳定的一次异常一次正常的现象。万能的网友给个建议呗。


电路示意图.jpg (239.55 KB )

电路示意图

电路示意图

V0线路上的冲击.jpg (424.12 KB )

V0线路上的扰动

V0线路上的扰动

V1线路上的冲击.jpg (389.5 KB )

V1线路上的扰动

V1线路上的扰动

异常的时候DRDY的信号.jpg (566.23 KB )

异常的时候DRDY的信号

异常的时候DRDY的信号

正常采集数据时DRDY的波形.jpg (587.72 KB )

正常采集数据时DRDY的波形

正常采集数据时DRDY的波形

使用特权

评论回复

相关帖子

沙发
R2D2| | 2021-11-7 18:48 | 只看该作者
你的v1是负的啊!这不就导致可控硅闩锁了么?

R4R5有阻值以后,片子内部保护二极管开始工作了呗。

使用特权

评论回复
板凳
cool_coder| | 2021-11-7 21:40 | 只看该作者
搜索关键字“CMOS latch up”

使用特权

评论回复
评论
zzzhangliyuan 2021-11-8 11:22 回复TA
谢谢,我了解了一下相关方面的知识,可是我还是不理解为什么是一次是好的一次是不好的,现象很固定。而且,通过验证,似乎好的这一次是在为故障的这一次积蓄能量。 
地板
zzzhangliyuan|  楼主 | 2021-11-8 09:31 | 只看该作者
R2D2 发表于 2021-11-7 18:48
你的v1是负的啊!这不就导致可控硅闩锁了么?

R4R5有阻值以后,片子内部保护二极管开始工作了呗。 ...

V1不是负的,是正的,当负载电阻比较大的时候,V1比较小

使用特权

评论回复
5
zzzhangliyuan|  楼主 | 2021-11-8 11:23 | 只看该作者
通过验证,似乎正常的这一次是在为故障的这一次储蓄能量。就不明白是什么导致了故障的发生

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

45

主题

153

帖子

6

粉丝