调研
排查硬件供电无问题， 用示波器测量 NRST 发现复位信号正常， 用 STM32CubeMX 生成最小系统代码
（ 时钟配置+IWDG）反复验证， 未发现此问题， 开始怀疑用户代码。
客户声称开发是基于 ST 提供的 SPL 库中自带的 demo， 使用 SPL 中的范例代码加上 IWDG 复位，确
实可以复现此问题： 通过调试器跟踪代码发现问题发生时 HSE_RDY 位被异常置位（ 用户平台无外挂
高速时钟源）
通过分析代码，发现 SPL 库在设置时钟时会直接使能 HSE，在复位若干次后 HSE_RDY 位会被置位，
从而导致程序（ HSEStatus） 按照 HSE 来进行接下来的时钟配置。 而 SPL 中的 demo 是跑在
STM32F1 评估板上，而评估板自带高速时钟源， 故没有此问题。
|
楼主
