为什么DCDC的上下管都是NMOS？

只看该作者 · 2021-12-3 16:06

今天有人问我，为什么buck的上下管都是NMOS？
我楞了一下，然后开始瞎猜：
Nmos需要一个VGS为正值，PMOS的话，需要VGS为负值，我们现在电路都是正电源，没有负压，所以一般用NMOS；
但是想想，肯定不是这个原因；
于是来问一下大家，为什么都是NMOS？

只看该作者 · 2021-12-3 22:16

我记得相同工艺难度下NMOS可以获得比PMOS更低的内阻，相应也就损耗更小。
猜测应该是这个原因

只看该作者 · 2021-12-3 23:25

驱动电路输出的逻辑电平是单极性的。

只看该作者 · 2021-12-4 09:41

本帖最后由 tianxj01 于 2021-12-4 09:46 编辑

首先是工艺，PMOS功率器件和NMOS功率器件完全是不同的衬底，混合做意味着不能在一个衬底材料上完成，工艺复杂性大大提高（当年互补CMOS逻辑芯片那可是一个国家级项目）当器件上升到功率器件则更甚。再其次，就是就是所谓同等面积，导通电阻更小什么的云云，这其实带有忽悠成分，毕竟，栅极悬浮驱动的复杂性，已经超过其带来的优点了，尤其是在占空比可能为0或者100的时候，也就是说，浮栅驱动占空比限制这个缺陷是不折不扣的。宣传的好处都是尽量为了大多数应用时候可以有更低的成本而言的。事实上在实打实需要0-100%占空比的应用中，芯片用的就是PMOS和NMOS功率输出就可以证明。
至于题目中说的所谓驱动，则是楼主的认知错误，如果是P和N互补驱动，是不需要负压的，只是相对P管，必须是下拉电平驱动而已。

1万 · 2021-12-4 10:09

成本低。

只看该作者 · 2021-12-4 10:26

电子的迁移率比空穴高，也就是在同样电场下漂移速度更快。迁移率大小直接影响开关速度和导通电阻。pmos的载流子是空穴，同样工艺开关速度速度不如Nmos ，开关导通电阻也更大。
即使是在一般数字ic 芯片里为了让Pmos在反相器中的和Nmos 参数匹配，必须要让pmos 管占据更多的面积来弥补迁移率不足导致电阻增大。
数电课上你有没学过多输入时，要尽量不用或非逻辑设计？因为多个或逻辑输入，会导致多个Pmos管串联，总上拉导通电阻更大了，影响逻辑导通时间。
而用与非逻辑时，n管是串联的，P管并联，相对的下拉总电阻没那么大，对整体速度影响小一些。
同理其他高速，高频应用也是要尽量用n型半导体。如射频领域干脆都不生产p型器件了，都是n型。