关于如何更好学习FPGA静态时序约束

只看该作者 · 2012-3-21 09:15

本人对FPGA程序设计，经过一段时间的努力已经很有收获！但是在学时序约束方面感觉很吃力，进展很慢！只因手上没有那种，操作性强一点的教程，有的只是说理论的。这已经影响到今后对FPGA的高速应用了！
在此想请教给位前辈哪里有这种教程，可以有下载或甚至付钱购买？
另外有谁知道《爱上FPGA开发——特权和你一起学NIOS II》这本书上讲的关于时序约束方面的知识，是不是操作性多一点？如果是的话打算买一本，为学时序约束买！
而之前的那本《深入浅出...》关于时序约束方面的讲的不怎么样

只看该作者 · 2012-3-21 09:44

呵呵，很难找到一本专门讲时序方面的书，经验性的东西较多。
1，时序的理论就那么一点，本科的大二的数电都学过，简单点说就是建立时间和保持时间关系。
2，时序是工程设计人员设计出来的，不是约束出来的这点必需要认识到。
3，时序约束方面的资料在相应公司的白皮书一类的资料中。
4，就算有了资料，资料在讲得也只是约束的一些语法。不会告诉你什么时候做什么约束，如何约束那是设计人员的事。原因就在于第二点：时序是设计出来的，不是约束出来的。