发新帖我要提问
返回列表
打印

流水线设计

[复制链接]
997|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
aikimi7|  楼主 | 2012-3-22 10:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
时钟, verilog, 代码, 寄存器, 电路
用纯Verilog代码写的，怎么实现流水线呢？是不是组合逻辑的输出都先寄存器来，再输出到下一级，这里的时钟是和原来电路一个时钟吧。
前后级的操作时间又怎么看呢？

120305172870fa98cca5aa336b.jpg (59.24 KB )

120305172870fa98cca5aa336b.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Backkom80| | 2012-3-22 10:09 | 只看该作者
so easy!
移位即可：
always @ ( posedge clk)
begin
      if ( !rst_n ) a <= 8'h01;
      else if ( en == 1'b1 ) a <= {a[6:0], a[7]};
      else a <= a;
end
a为输出的IO去点LED即可，是逻辑1点灯，还是逻辑0点灯视硬件情况来自行修改代码。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aikimi7

21

主题

136

帖子

0

粉丝