打印

比较器两个输入先后的问题

[复制链接]
1230|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
aikimi7|  楼主 | 2012-3-22 15:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
比较器的两条输入支路,都较长的组合逻辑和寄存器组成,功能仿真正确,但是时序仿真不对,根据时序图,发现有一条支路的输出延迟有点大,导致有一个数据错误。问题是,怎么保证两个输入基本同时到达呢?
输入之前都加寄存器存起来然后再比较吗?

相关帖子

沙发
viatuzi| | 2012-3-22 18:07 | 只看该作者
让比较器的两个输入端同时到达是不太可能的。
可以用mux替代比较器,也可以在前后加寄存器锁存。

使用特权

评论回复
板凳
Backkom80| | 2012-3-22 22:24 | 只看该作者
解决方法:时序逻辑 + 时序约束

使用特权

评论回复
地板
GoldSunMonkey| | 2012-3-22 22:58 | 只看该作者
解决方法:时序逻辑 + 时序约束

批准实施~

使用特权

评论回复
5
Backkom80| | 2012-3-22 23:08 | 只看该作者
嘻嘻

使用特权

评论回复
6
GoldSunMonkey| | 2012-3-22 23:13 | 只看该作者
:@

使用特权

评论回复
7
viatuzi| | 2012-3-22 23:16 | 只看该作者
这个case用时序约束的方法并不是太好的选择,需要保证在各种case下都符合要求。验证的时候一点验证不到,就会有潜在的风险。
类似的问题我在ASIC上遇到了不止一次,造成的系统不稳定是很难找出来的。
最好的方法就是从设计结构上杜绝出现这种问题的可能。当我们的设计有类似问题的时候,做ECO的最基本的方法就是改变结构。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

21

主题

136

帖子

0

粉丝