发新帖我要提问
返回列表
打印

请教关于pci时钟布线的问题

[复制链接]
3757|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
canda|  楼主 | 2007-5-16 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, PCI, 布线, buffer, 定时
在pci标准中规定时钟线须走2.5英寸，但在做主板时，系统时钟是由主板提供，主板上的33M晶振输出时钟经buffer后到pci桥的pclk和slot的pci clk脚，在这种情况下，布线该如何，是桥的时钟脚到slot的时钟脚间的连线控制在２.5英寸，还是时钟buffer的输出脚到slot的时钟脚间距为2.5英寸,或者不用考虑2.5英寸，只要保证时钟buffer到slot的距离和到桥的距离等长即可？？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
yxwsz| | 2007-5-16 13:11 | 只看该作者

金手指到芯片clk的走线距离

对于PCI板卡来说， 33M时钟的金手指到芯片的PCI 输入时钟引脚，要求为2.5inch;
如果中间有驱动芯片，需要考虑驱动芯片的延时。

主板没做过

使用特权

评论回复 赏
板凳
bluesunqiu| | 2007-5-16 15:49 | 只看该作者

主板没有2.5inch的限制

主板时钟线长度不能小于相应槽位的数据线长度

使用特权

评论回复 赏
地板
mybao| | 2007-5-16 22:27 | 只看该作者

ding

使用特权

评论回复 赏
5楼
hyhjjg| | 2008-5-7 19:41 | 只看该作者

那么可以给我们发个PCI插槽的封装吗

没有PROTEL的话PDF格式也可，只要有尺寸标住就O 了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

canda

7

主题

7

帖子

0

粉丝