21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 急，Cyclone2中的PLL的使用问题
返回列表 发新帖我要提问

急，Cyclone2中的PLL的使用问题

[复制链接]
3070|3
 楼主| rainsyeah 发表于 2012-3-23 11:15 | 显示全部楼层 |阅读模式
PLL, cyclone2, TI, Setting, se
配置锁相环后 没有时钟输出呢？仿真有，但是实际没有输出，编译也没有PLL的相关警告
以将setting中的timing Requirements&Option-->More Timing Setting-->setting-->Enable Clock Latency中的0ff改成On
回复

收藏 举报

相关帖子
梅花望青竹 发表于 2012-3-23 11:43 | 显示全部楼层
应该是引脚的布局有问题吧，可以检查一下链接是否正确！
回复

收藏 举报

charrijon 发表于 2012-3-23 14:51 | 显示全部楼层
我也碰到过，后来就不用pll了
回复

收藏 举报

 楼主| rainsyeah 发表于 2012-3-25 10:47 | 显示全部楼层
2# 梅花望青竹
确实是PLL的GND脚断了  飞线连好后OK了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

rainsyeah

3

主题

13

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部