本帖最后由 viatuzi 于 2012-3-23 15:43 编辑
总是听到有朋友问PCB设计中等长走线的问题。现在就简单的讨论一下PCB layout中等长走线的目的和适用的场合。
首先我们要了解总线的一些概念。在电子系统中，按信号线的数量和时钟的关系，一般可以把总线分为两类。
一类是并行总线，并行总线的最基本的特征就是有多位数据，且多位数据在同一个时钟沿有效，或者说所有数据在同一个时钟沿被采样。在早期的计算机系统里，ISA是最典型的并行总线，还有就是计算机的并口。后来的计算机构架里，主要存在PCI，P4/P6（Intel CPU前端总线），SDRAM（代表各类内存）等并行总线。
另一类是串行总线，同一个方向的数据只用一根数据线传输，可能存在时钟信号，早期最典型的就是串口了。现在比较流行的USB，SATA，PCIE这些也都属于串行总线。
在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。如上所述，由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至4次（P4），而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在PCB上的传输延迟的差异。
至于USB/SATA/PCIE等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出，数据接收方通过接收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。 |
楼主
标题置顶
标题高亮
