21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › VIVADO约束向导
返回列表 发新帖我要提问

[ISE] VIVADO约束向导

[复制链接]
2900|0
 楼主| gaochy1126 发表于 2022-1-30 16:49 | 显示全部楼层 |阅读模式
AD, vi, Vivado, ck, ge, Virtual




  • set_input_delay -clock virtual_clock 1.0 [get_ports din[15]] -min



  • set_input_delay -clock virtual_clock 3.0 [get_ports din[15]] -max



  • set_output_delay -clock virtual_clock 2.0 [get_ports combOut] -min



  • set_output_delay -clock virtual_clock 4.0 [get_ports combOut] -max







回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1205

主题

11937

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部