请教个verilog问题.想不明白

发表于 2012-3-23 20:12

module MUT4B(R,A,B);

parameter S=4;

input[S:1] A,B;

output[2*S:1] R;

reg[2*S:1] R,AT;

reg[S:1] BT,CT;

always @(A,B)

begin

R=0;AT={{S{1'B0}},A};

BT=B;CT=S;

for(CT=S;CT>0;CT=CT-1)

begin 

if(BT[1]) R=R+AT; 

AT=AT<<1;BT=BT>>1;

end

end

endmodule

这个程序里面有一句话不知道怎么理解,就是AT={{S(1'B0)},A};这是关于4位乘法器的程序,希望有懂的朋友给我讲解下,最好能举个例子,这样理解的更好一些.谢谢大家啦.

发表于 2012-3-23 21:29

1,你没有仔细看代码，照抄都抄错了，
2,请查阅关于‘拼接操作符’和‘重复操作符’的有关内容。

发表于 2012-3-24 08:11

你写的代码肯定是有问题的。

发表于 2012-3-24 09:16

2# diweo
首先,我很负责地说,我没有抄错,这道题是书上的原题,我仔细检查了下,就是书上的原题.关于四位乘法器的设计,书上提到了两种方法,这种方法我想不明白,才来这里问问知道的朋友.

发表于 2012-3-24 09:16

3# viatuzi
没有问题,这是我们书上的原题...

发表于 2012-3-24 09:57

sorry，是我看错了。
AT={{S{1'B0}},A};
把S替换成4，就成了 AT={{4{1'B0}},A};
这样就比较清楚了,4{1‘b0}就是把4个1bit的0拼起来，就等于4’b0000
然后再把4‘b0000和A拼起来，即AT={4'b0000,A};

5# zjsyjbb

发表于 2012-3-24 17:49

我不是说你照抄代码，而是你下面描述的时候写错了，把大括号写成了小括号

发表于 2012-3-26 20:52

请教个verilog问题.想不明白

相关帖子

社区建设奖章

欢快之小溪

常驻人口

技术奇才奖章

精华达人奖章

湍急之河流

七世轮回

技术导师奖章

以坛为家

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章