本帖最后由 heart蓝色CD 于 2022-2-26 16:19 编辑
一、爆靓照
二、特性及资源
1、异构双核心:具有典型的串行处理器(ARM) + 并行逻辑(FPGA)两套独立功能单元,可同时完成复杂事务处理和并行计算、控制功能。
2、ARM核心:采用Coretex-M4内核的GD32F450IGH6,具有200MHz主频、FPU浮点单元、DSP指令集等高性能特性,且具有多外设、多接口及多I/O特性;可用于负责功能实现、时间处理及接口等功能。
3、FPGA核心:采用智多晶SL2S-25E-8U213C,多达25K逻辑资源,内部集成8MB SDRAM,具有功耗低、性能强、资源多等优点,采用uBGA形式的213脚封装;可用于并行处理、实时性处理及逻辑管理等功能。
三、实验简介
本实验通过 GD32 的 GPIO 口驱动 LED,设定 GPIO 为推挽输出模式。输出低电平LED 亮,输出高电平 LED 灭。驱动原理图如下图所示。
四、资料包下载(实验源码+详细文档说明)
1、源代码
2、实验指导书
iCore3L实验指导书二.pdf
(732.64 KB)
3、原理图
iCore3L_Reva2.pdf
(203.81 KB)
|