打印

Verilog小数定标问题

[复制链接]
2004|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
aikimi7|  楼主 | 2012-3-26 10:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
lifenganhui| | 2012-3-26 14:50 | 只看该作者
不明白,
帮顶

使用特权

评论回复
板凳
明天我还来| | 2012-3-26 22:11 | 只看该作者
同问。等结果

使用特权

评论回复
地板
lwq030736| | 2012-3-27 22:12 | 只看该作者
你要知道你做的已经是最底层的了
乘法就是相与和相加了
你想怎么标怎么做都行,你只要清楚每一步的结果代表什么就行了

使用特权

评论回复
5
GoldSunMonkey| | 2012-3-27 23:22 | 只看该作者
1# aikimi7
可以啊,链接的符就可以做到。
如果我理解正确的话。

不过我楼上的哥们说的很对。你只要明白是怎么回事就可以。

使用特权

评论回复
6
liqaz| | 2012-3-28 08:54 | 只看该作者
路过,                    
学习了

使用特权

评论回复
7
aikimi7|  楼主 | 2012-3-28 20:24 | 只看该作者
1# aikimi7
可以啊,链接的符就可以做到。
如果我理解正确的话。

不过我楼上的哥们说的很对。你只要明白是怎么回事就可以。
GoldSunMonkey 发表于 2012-3-27 23:22

我找到解决办法了。。
可能是我表述的不清楚吧。。
我现在通过对信号分几部分赋值就行了,不知道你懂我的意思不,呵呵~~
之前都没意识到这样,作为初学者实在不是很懂,问题也很幼稚呢。。。
主要现在是实现某个神经网络,是个项目,基础不怎么打好,我就跳着学呢,请见谅!!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

21

主题

136

帖子

0

粉丝