21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 一个verilog的问题：用户自定义原语(UDP)是不是无法综合 ...
返回列表 发新帖我要提问

一个verilog的问题：用户自定义原语(UDP)是不是无法综合？

[复制链接]
2737|1
 楼主| lonelyking1716 发表于 2012-3-26 20:45 | 显示全部楼层 |阅读模式
udp, verilog, verilo
用户自定义原语(UDP)是不是无法综合？原来一直都没用过这个，昨天看了一个资料上面说UDP是无法进行综合的，是这样吗？
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-3-26 21:02 | 显示全部楼层
关键得看原语是如何定义的。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lonelyking1716

0

主题

3

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部