spartan6 lx9 serdes模块使用疑问

登录 · 发表于 2012-3-27 09:30

spartan6 lx9上光走lvds信号

接收部分按照xilinx官方提供的资料，需要发送端提供差分时钟信号；
请问接收部分一定需要从外部直接接收时钟，还是可以从数据中提取时钟（需要自己来提吗？）。
我参考的是xilinx提供的参考代码，官网下的。
第一下使用ioserdes，不是很熟悉，正在看资料，大家给点提点！

发表于 2012-3-28 10:31

留印看结果。

发表于 2012-3-28 13:43

貌似大家都没用过IOserdes？官方提供的资料上，都是假设接收时钟边沿与数据变化严格对齐，IOdelay的作用实现了数据的（时钟周期/2）时延，确保接收时钟能正确采集到数据。即IOserdes实现的只是一个串并/并串转换的一个功能，具体的时钟提取还是需要自己从数据当中恢复！我感觉如果我只用到125M的串行速率，这个IOserdes对我的实际没有多大的作用。不知道是不是我未理解全面？

发表于 2012-3-28 17:25

:L，没用过的飘过。

发表于 2012-3-28 17:34

貌似大家都没用过IOserdes？官方提供的资料上，都是假设接收时钟边沿与数据变化严格对齐，IOdelay的作用实现了数据的（时钟周期/2）时延，确保接收时钟能正确采集到数据。即IOserdes实现的只是一个串并/并串转换的一 ...
chenqinte 发表于 2012-3-28 13:43

图片上是有随路时钟的。

发表于 2012-3-29 22:50

IOserdes应用资料里确实用了很大一部分篇幅讲解了时钟，但是时钟信号和数据信号是独立的，数据信号通过光模块传输，那时钟信号呢?oserdes输出的随路时钟有什么用，这是我不懂的地方。请猴哥和大家指点。

发表于 2012-3-30 08:46

在图中表明不清楚的地方

登录 · 发表于 2012-3-30 10:24

我主要想问的就是，iserdes的接收时钟从哪里来的？

发表于 2012-3-30 11:09

路过，
学习ＦＰＧＡ　　
知识。

发表于 2012-4-5 15:34

咨询了xilinx的技术支持，确实需要自己设计CDR模块，即时钟恢复模块；目前CDR可以通过PLL锁相环或者是过采样的方法设计，过采样设计倒是有现成的代码可以参考，不过看不懂，不太了解原理。代码采用的是空间过采样就是多相位模式，用116M的8个相移时钟恢复155M时钟，有做过的兄弟给点指点。

spartan6 lx9 serdes模块使用疑问

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

浏览过的版块

技术奇才奖章

以坛为家

涓涓之细流

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章