[求助]FPGA布线后仿真的问题

登录 · 发表于 2012-3-27 09:44

本帖最后由梦境缠绕于 2012-3-27 09:49 编辑

我正在用ModelSim做仿真，前面的仿真都正常。但是在布线后的仿真中，发现了一个问题：如下图：在输出中发现有一些很短的数据段，这不应该存在的，请教各位这是为什么啊，会不会对我要实现的功能有影响？谢谢！

发表于 2012-3-27 11:11

正常，后仿真中包括了器件的延时，
多位的数据的器件延时有可能不同，所以不会是同时变化的，就看到了一些短暂的数据如你图中标出的位置。

发表于 2012-3-27 13:12

是的。楼上说的对，是这样的。
加上线延时和器件延时以后，你就无法看到功能仿真的一样的波形了

发表于 2012-3-27 16:13

这样啊，谢谢了！请问这种情况有没有可能会对功能的正常实现造成影响呢？

2# Backkom80

发表于 2012-3-27 16:14

谢谢你，请问出现这种情况一般会有什么不好的影响不？
3# GoldSunMonkey

发表于 2012-3-27 23:55

这个没什么影响。这个板卡中实际就是这样的情况。

用chipscope或者逻辑分析仪，之所以没有是因为使用了时钟采样。

发表于 2012-3-28 09:11

好的，谢谢了！
6# GoldSunMonkey