发新帖我要提问
返回列表
打印
[RISC-V MCU 应用开发]

如何在mini riscv的源码下（VMWare下的ubuntu），添加一个新的...

[复制链接]
1426|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
李浩一|  楼主 | 2022-3-28 10:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
ar, ni
如何在mini riscv的源码下（VMWare下的ubuntu），添加一个新的寄存器，并且在波形图中可以看到这个寄存器？

我尝试过这样修改源码，在部件中添加一个输入口，然后在数据通路中，定义一个寄存器，赋值，然后将这个寄存器接到IO上，为什么最后在仿真的时候生成verilog中是没有这个寄存器的呢？当然最后看波形图的时候，也是找不到这个变量的？我需要如何解决呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
cyclefly| | 2022-4-7 16:10 | 只看该作者
这是用的什么

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

李浩一

43

主题

47

帖子

1

粉丝