一、爆靓照
二、实验简介
计数器是实现计数的一种最基本的逻辑运算。在 FPGA 中计数器的实质其实就是对触发信号沿进行计数,每当触发事件到来,计数器参数实现累加或者减,到某个状态进行清零操作。FPGA 中常用计数器实现时钟分频、定时器、延时、计数、控制等功能,是 FPGA 设计中常用的一种控制方法。
三、资料包下载(实验源码+详细文档说明)
1、源代码
2、实验指导书
iCore3L实验指导书八.pdf
(716.04 KB)
3、原理图
iCore3L_Reva2.pdf
(203.81 KB)
|