发新帖我要提问
返回列表
打印

为什么始终产低电平？

[复制链接]
1132|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jxmzzr|  楼主 | 2012-3-28 14:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
电平, anal, I/O, analyzer, AN
使用ULINK2仿真，用Logic Analyzer观察I/O口的一位波形，程序对I/O口的一位操作置高电平和低电平，用万用表测量管脚电平已经变化，为什么在Logigc Analyzer观察不到波形的变化，始终是低电平？什么原因呀？谢谢了

使用特权

评论回复 赏
沙发
香水城| | 2012-3-28 15:15 | 只看该作者
这个问题需要找一个KEIL的工程师问问。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jxmzzr

460

主题

2188

帖子

12

粉丝