一、爆靓照
二、实验简介
本实验讲两段式状态机在数字逻辑电路中的设计和实现。
二段式状态机的整个功能由两个 always 模块完成，一个 always 模块采用同步时序的方法描述状态转移，另一个模块采用组合逻辑的方式判断状态转移条件，描述状态转移规律，两者结合完成状态机功能。
二段式与一段式状态机相比，将同步时序和组合逻辑分别放在不同的 always 模块中，不仅便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线实现设计。在二段式描述中，常采用组合逻辑描述状态的输出，这种组合逻辑有产生毛刺的可能性，且不利于约束，这也是二段式描述的缺点。
三、资料包下载（实验源码+详细文档说明）
1、源代码
2、实验指导书
iCore3L实验指导书十三.pdf
(792.25 KB)
3、原理图
iCore3L_Reva2.pdf
(203.81 KB)
|
楼主
标题置顶
标题高亮
