发新帖我要提问
返回列表
打印
[verilog]

一个位宽为32的reg寄存器怎么能在一个时钟确定其中1比特所在的位置，并全部输出

[复制链接]
2176|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
afusimida|  楼主 | 2022-5-9 20:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
寄存器, 时钟, 输出
一个位宽为32的reg寄存器怎么能在一个时钟确定其中1比特所在的位置，并全部输出

使用特权

评论回复 赏

相关下载

相关帖子
沙发
XQSir660| | 2022-6-5 09:39 | 只看该作者
看时钟速率，组合逻辑，二分法

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

afusimida

1

主题

1

帖子

0

粉丝