21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何让输出信号延时输出
返回列表 发新帖我要提问

如何让输出信号延时输出

[复制链接]
3419|5
 楼主| lifeman001 发表于 2012-3-30 16:39 | 显示全部楼层 |阅读模式
信号, 输出信号, 移相
本帖最后由 lifeman001 于 2012-3-30 16:42 编辑

输出信号是四路同频率信号，想让四路信号在一个周期内分别延迟一定的时间，然后输出。也就是让同一个信号等间隔延时成四路移相信号。请问，用什么方法实现？
回复

收藏 举报

相关帖子
mr.king 发表于 2012-3-30 16:50 | 显示全部楼层
用写程序方法实现
回复

收藏 举报

coco11 发表于 2012-3-30 17:26 | 显示全部楼层
:$
回复

收藏 举报

drentsi 发表于 2012-3-30 20:36 | 显示全部楼层
如果FPGA速度够快，就用4倍频去采这些信号，再加FD延迟
如果要输出4路同频不同相的时钟，直接用DCM,PLL去搞定
回复

收藏 举报

lwq030736 发表于 2012-3-30 20:57 | 显示全部楼层
用锁相环设定不同相移就行了
回复

收藏 举报

liqaz 发表于 2012-4-24 11:01 | 显示全部楼层
路过，学习了
大家讲的很好
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lifeman001

4

主题

61

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部